





ZEISS


Mikro-
elektronische
Bauelemente

U 61000 DC

1-Megabitspeicherschaltkreis, dynamisch







Kurzcharakteristik

- Dynamischer Schreib-/Lesespeicher mit wahlfreiem Zugriff
- Speicherorganisation: $1.048.576 \times 1$ Bit
- Hohe Arbeitsgeschwindigkeit, geringe Verlustleistung
- TTL- und CMOS-Kompatibilität der Ein- und Ausgänge
- Tristate-Ausgangsstufen
- Betriebsspannung: $5V \pm 10\%$
- 512 Refreshzyklen; Refreshzeit 8 ms
- Betriebs- und Refresharten:
 - READ CYCLE
 - EARLY WRITE CYCLE
 - READ-WRITE CYCLE
 - FAST PAGE MODE (READ und WRITE)
 - FAST PAGE READ-WRITE
 - $\overline{\text{RAS}}$ ONLY REFRESH
 - $\overline{\text{CAS}}$ BEFORE $\overline{\text{RAS}}$ REFRESH
 - HIDDEN REFRESH (READ und WRITE)
 - $\overline{\text{CAS}}$ BEFORE $\overline{\text{RAS}}$ COUNTER TEST
- Gehäuse: 18polig DIP (Bauform A1HA nach TGL 26713/02), Gehäuse in Aufsetztechnik (SOJ) in Vorbereitung
- Kompatibel zu internationalen Vergleichstypen, z. B.
 - TC 511000 (Toshiba)
 - HYB 511000 (Siemens)



**VEB Forschungszentrum
Mikroelektronik Dresden
Betrieb des Kombirates
VEB Carl Zeiss JENA**

Carl-Zeiss-Straße 1
Jena
DDR-6900

Wafer

~~Chip~~foto des 1 Megabit - dRAM - Schaltkreises
U 61000.

Mit freundlicher Unterstützung des VES Carl Zeiss
Jena, Zentrum für Forschung und Technologie
der Mikroelektronik Dresden.

Chipanzahl pro Wafer:

$$\begin{array}{rcl} 2851 & = & 10 \\ + 7 \times 10 & = & 70 \\ + 2 \times 5 & = & 10 \\ \hline & & 90 \text{ Stk} \end{array}$$

Bitte Veröffentlichungsgenehmigung
einholen über:

Dr. Jens Knobloch

ZMD, Hauptabteilungsleiter Speicherentwurf

Tel. 0051 - 588 420.